INTEGRATED CIRCUIT INCORPORATING PHOTODETECTOR

Patent number:

JP11122195

Publication date:

1999-04-30

Inventor:

WARITA HIROHISA

Applicant:

SHARP KK

Classification:

- International: H04R10/28. H

H04B10/28; H04B10/26; H04B10/14; H04B10/04;


H04B10/06; G01D5/30

- european:

Application number: JP19970280380 19971014 Priority number(s): JP19970280380 19971014

Abstract of JP11122195

PROBLEM TO BE SOLVED: To provide an integrated circuit incorporating a photodetector that is provided with a constant voltage circuit that is operated at a low power supply voltage with an excellent temperature characteristic in a constant voltage output and high ripple elimination ratio. SOLUTION: The integrated circuit is provided with a photodetector, an amplifier, an output circuit and a constant voltage circuit. A reference voltage source 2 outputting a reference voltage is inputted to a noninverting input terminal of a differential amplifier 1. An output terminal of the differential amplifier 1 connects to a base of a PNP transistor(TR) Qout and an emitter of the PNP TR Qout connects to a point of a power supply voltage Vcc. A series circuit consisting of 1st and 2nd resistors RA, RB is connected between a collector of the PNP Tr Qout and ground. Then a connecting point of the 1st and 2nd resistors RA, RB and an inverting input terminal of the differential amplifier 1 are connected via a feedback path 3. The collector of the PNP TR Qout of the constant voltage circuit provides an output of a constant voltage



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-122195

(43)公開日 平成11年(1999) 4月30日


(51) Int.Cl. ⁶		識別記号		FI		***************************************					
H 0 4 B	10/28			H0	4 B	9/00			Y		
	10/26			G 0	1 D	5/30			K		
	10/14								L		
	10/04										
	10/06										
			審查請求	未請求	請求	項の数3	OL	(全	9 頁)	最終頁に	続く
(21) 出願番号		特願平9-280380		(71)出願人 000005049							
						シャー	プ株式	会社			
(22)出顧日		平成9年(1997)10月14日		大阪府大阪市阿倍野区長池町22番22号							
				(72)	発明者	和里田	浩久				
						大阪府	大阪市	阿倍里	了区長池	町22番22号	トシ
						ャープ	株式会	社内			
				(74)	代理人	弁理士	青山	葆	(外1	名)	
		N ₁									
				i							

(54) 【発明の名称】 受光素子内蔵集積回路

(57)【要約】

【課題】 低い電源電圧で動作すると共に、定電圧出力の温度特性が良好で、かつ、リップル除去比の高い定電 圧回路を備えた受光素子内蔵集積回路を提供する。

【解決手段】 受光素子,增幅器,出力回路および定電圧回路を備える。上記定電圧回路において、基準電圧Vrefを出力する基準電圧源2を差動増幅器1の非反転入力端子に入力する。上記差動増幅器1の出力端子をPNPトランジスタQoutのベースに接続し、PNPトランジスタQoutのエミッタを電源電圧Vccに接続する。上記PNPトランジスタQoutのコレクタとグランドとの間に第1,第2抵抗RA,RBを直列接続する。そして、上記第1,第2抵抗RA,RBの接続点と差動増幅器1の反転入力端子とを帰還路3を介して接続する。上記定電圧回路のPNPトランジスタQoutのコレクタから定電圧Vsを出力する。



【特許請求の範囲】

P

【請求項1】 受光素子,増幅器,出力回路および定電圧 回路を備えた受光素子内蔵集積回路において、

上記定電圧回路は、

基準電圧を出力する基準電圧部と、

上記基準電圧部からの上記基準電圧が非反転入力端子に 入力された差動増幅器と、

上記差動増幅部の出力端子がベースに接続され、エミッ タに電源が接続されたPNPトランジスタと、

直列接続された第1,第2抵抗と、

上記第1,第2抵抗の接続点と上記差動増幅器の反転入 力端子とを接続する帰還路とを有することを特徴とする 受光素子内蔵集積回路。

【請求項2】 請求項1に記載の受光素子内蔵集積回路 において、

上記基準電圧部の上記基準電圧を2つのトランジスタの ベース・エミッタ間電圧Vbeの和2Vbeとし、

上記第1,第2の抵抗を夫々RA,RBとすると、上記PN Pトランジスタのコレクタより出力される定電圧Vs が、

Vs = 2Vbe(RA+RB)/RB

の関係を満足することを特徴とする受光素子内蔵集積回 路。

【請求項3】 請求項2に記載の受光素子内蔵集積回路 において、

上記基準電圧部の上記基準電圧の温度係数によって上記 定電圧Vsが変動がしないように、上記第1,第2の抵抗 の温度係数を夫々異なる温度係数に設定したことを特徴 とする受光素子内蔵集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、受光素子、増幅 器、出力回路および定電圧回路等で構成された受光素子 内蔵集積回路に関する。

[0002]

【従来の技術】従来より、エンコーダ等に用いられる受 光素子内蔵集積回路では、ノイズの影響を特に受けやす いモータ周辺に使用される場合に耐電源ノイズ特性が重 要となるため、集積回路内部に図8に示す定電圧回路を 設けている。

【0003】上記定電圧回路は、ベースとコレクタとが 接続されたNPNトランジスタQ41のコレクタに電源電 圧Vccを抵抗R31を介して接続している。上記NPNト ランジスタQ41のベースとNPNトランジスタQ42のベ ースとを接続し、NPNトランジスタQ42のコレクタに 電源電圧Vccを接続している。上記NPNトランジスタ Q41のエミッタに、ベースとコレクタとが接続されたN PNトランジスタQ43のコレクタを接続し、NPNトラ ンジスタQ43のエミッタをグランドGNDに接続してい

る。また、エミッタに電源電圧Vccが接続されたPNP トランジスタQ44のベースに、ベースとコレクタが接続 されたPNPトランジスタQ45のベースを接続し、PN PトランジスタQ45のエミッタに電源電圧Vccを接続し ている。上記PNPトランジスタQ44のコレクタに、ベ ースとコレクタが接続されたNPNトランジスタQ46の コレクタを接続し、上記NPNトランジスタQ46のエミ ッタに、ベースとコレクタが接続されたNPNトランジ スタQ47のコレクタを接続している。さらに、上記NP 上記PNPトランジスタのコレクタとグランドとの間に 10 NトランジスタQ47のエミッタに、ベースとコレクタが 接続されたNPNトランジスタQ48のコレクタを接続し ている。上記NPNトランジスタQ48のエミッタとNP NトランジスタQ42のエミッタを接続し、そのNPNト ランジスタQ48のエミッタに、ベースとコレクタが接続 されたNPNトランジスタQ49のコレクタを接続してい る。上記NPNトランジスタQ49のベースとNPNトラ ンジスタQ50のベースを接続し、NPNトランジスタQ 50のコレクタをPNPトランジスタQ45のコレクタに接 続している。上記NPNトランジスタQ50のエミッタを 20 抵抗R32を介してグランドGNDに接続している。ま た、上記NPNトランジスタQ49のエミッタに、ベース とコレクタが接続されたNPNトランジスタQ51のコレ クタを接続し、そのNPNトランジスタQ51のエミッタ をグランドGNDに接続している。そして、上記NPN トランジスタQ46のベースにベースが接続されたNPN トランジスタQ52のコレクタに電源電圧Vccを接続して いる。この定電圧回路は、NPNトランジスタQ52のエ ミッタから定電圧Vsを出力する。

> 【0004】上記構成の定電圧回路は、5つのトランジ 30 スタQ46,Q47,Q48,Q49,Q51のベース・エミッタ間電 圧の和(5 Vbe)を基準電圧として定電圧Vsを決定して いる。図9に示すように、ダイオード(ベースとコレク タが接続されたトランジスタ)に流れる電流 I cとベース ・エミッタ間電圧Vbeとの関係を表す特性曲線からダイ オードに流れる電流値が大きい程、電流の変化に対して ベース・エミッタ間電圧の変化が少なくなることがわか る。上記定電圧回路では、このベース・エミッタ間電圧 V beの電流依存性を利用して、電源ノイズに対して安定 した定電圧Vsを供給するため、5段のトランジスタに 百数十μAの電流を流している。上記定電圧回路の電源 40 電圧Vccが±α変動すると、すなわち、電源電圧にノイ ズがのると、図8のA点が(Vcc-Vbe)±αで変動して も、5つのトランジスタQ46,Q47,Q48,Q49,Q51に流 れる電流が変動しても、基準電圧(5 V be)の変動を抑え て、電源電圧Vccの変動が定電圧出力に影響しにくくし て、耐電源ノイズ性を向上している。

[0005]

【発明が解決しようとする課題】ところで、上記定電圧 回路では、定電圧Vsを出力する出力段にNPNトラン 50 ジスタQ52を使用しているので、

20

3

V cc - V ce - V be > V s

Vcc:電源電圧

Vce: PNPトランジスタQ44のコレクターエミッタ間

電圧

Vbe: NPNトランジスタQ52のベース・エミッタ間電圧

の条件を満足しないと、この定電圧回路は動作しない。さらに、上記トランジスタQ46,Q47,Q48,Q49,Q51のベース・エミッタ間電圧V beの和(5 V be)で定電圧V s を決定しているため、電源電圧V ccが(5 V be+ 1 V ce)以上の電圧でないと動作しない。したがって、上記定電圧回路を内蔵する受光素子内蔵集積回路では、2.5 V 動作のような低電圧動作ができないという問題がある。【0006】また、上記トランジスタQ46,Q47,Q48,Q49,Q51のベース・エミッタ間電圧V beの温度特性が-2 mV/Cとした場合、定電圧V sの温度特性が約-8 mV/Cとなるため、定電圧V sは温度変化による変動が大きく、受光素子内蔵集積回路の性能が低下するという問題がある。

【0007】そとで、この発明の目的は、低い電源電圧で動作すると共に、定電圧出力の温度特性が良好で、かつ、リップル除去比の高い定電圧回路を備えた性能のよい受光素子内蔵集積回路を提供することにある。

[0008]

【課題を解決するための手段】上記目的を達成するため、請求項1の受光素子内蔵集積回路は、受光素子,増幅器,出力回路および定電圧回路を備えた受光素子内蔵集積回路において、上記定電圧回路は、基準電圧を出力する基準電圧部と、上記基準電圧部からの上記基準電圧が非反転入力端子に入力された差動増幅器と、上記差動増幅部の出力端子がベースに接続され、エミッタに電源が接続されたPNPトランジスタと、上記PNPトランジスタのコレクタとグランドとの間に直列接続された第1,第2抵抗と、上記第1,第2抵抗の接続点と上記差動増幅器の反転入力端子とを接続する帰還路とを有することを特徴としている。

【0009】上記請求項1の受光素子内蔵集積回路によれば、上記差動増幅器の非反転入力端子に基準電圧を入力し、反転入力端子に第1,第2の抵抗の接続点を接続しているので、上記PNPトランジスタのコレクタから上記基準電圧と第1,第2の抵抗によって定まる定電圧を出力する。このとき、上記定電圧が下がると、差動増幅器の非反転入力端子の電位が下がって、差動増幅器の出力が上がり定電圧が上がる一方、逆に定電圧Vsが上がると、差動増幅器の非反転入力端子の電位が上がって、差動増幅器の出力が下がり定電圧Vsを下がり、安定な定電圧を出力する。上記定電圧回路の定電圧の出力段をPNPトランジスタとすることによって、出力する定電圧を(Vcc-Vce)まで設定できる(Vccは電源電圧、VceはPNPトランジスタのコレクタ・エミッタ間

電圧とする)。したがって、定電圧出力が同じ電圧であっても、より低い電源電圧で動作する定電圧回路を備えることによって、低電圧回路内蔵であるにもかかわらず、低電圧動作が可能な受光素子内蔵集積回路を実現できる。

【0010】また、請求項2の受光素子内蔵集積回路は、請求項1の受光素子内蔵集積回路において、上記基準電圧部の上記基準電圧を2つのトランジスタのベース・エミッタ間電圧Vbeの和2Vbeとし、上記第1,第2 の抵抗を夫々RA,RBとすると、上記PNPトランジスタのコレクタより出力される定電圧Vsが、

Vs = 2 V be(RA+RB)/RB の関係を満足することを特徴としている。

【0011】上記請求項2の受光素子内蔵集積回路によれば、定電圧Vsの基準となる電圧を2つのトランジスタのベース・エミッタ間電圧の和2Vbeとしているので、従来のように基準電圧が5Vbeである回路に比べて、電源電圧の変動によるベース・エミッタ間電圧に流れる電流の変化に対してベース・エミッタ間電圧の変化がより小さくなるため、電源電圧ノイズに対するリップル除去特性を向上できる。

【0012】また、請求項3の受光素子内蔵集積回路は、請求項2の受光素子内蔵集積回路において、上記基準電圧部の上記基準電圧の温度係数によって上記定電圧Vsが変動がしないように、上記第1,第2の抵抗の温度係数を夫々異なる温度係数に設定したことを特徴としている。

【0013】上記請求項3の受光素子内蔵集積回路によれば、上記基準電圧部の基準電圧は、トランジスタの温度特性によって変動し、それに従って上記定電圧回路から出力される定電圧Vsが変動するが、第1の抵抗の温度係数を高くすると共に、第2の抵抗の温度係数を低くすることによって、上記定電圧Vsの変動を低減でき、定電圧Vsの温度特性を向上できる。

[0014]

【発明の実施の形態】以下、この発明の受光素子内蔵集 積回路を図示の実施の形態により詳細に説明する。

PNトランジスタQ7,Q8および抵抗R3で反転増幅器13を構成している。

ランジスタQoutのコレクタから定電圧Vsを出力する。 【0016】また、図2は上記定電圧回路の詳細な回路 図を示している。図2において、ベースとコレクタが接 続されたNPNトランジスタQ1のコレクタに電源電圧 Vccを抵抗R1を介して接続し、NPNトランジスタQ1 のエミッタに、ベースとコレクタが接続されたNPNト ランジスタQ2のコレクタを接続している。上記NPN トランジスタQ2のエミッタをグランドGNDに接続し ている。また、上記NPNトランジスタQ1のベースに ベースが接続されたNPNトランジスタQ3のコレクタ を電源電圧Vccに接続している。上記NPNトランジス タQ3のエミッタに、エミッタに電源電圧Vccが接続さ れたPNPトランジスタQ9のコレクタを接続してい る。上記PNPトランジスタQ9のベースに、エミッタ に電源電圧Vccが接続されたPNPトランジスタQ10の ベースを接続し、PNPトランジスタQ10のベースとコ レクタとを接続している。上記NPNトランジスタQ3 のエミッタに、ベースとコレクタが接続されたNPNト ランジスタQ4のコレクタを接続している。上記NPN トランジスタQ4のエミッタに、ベースとコレクタが接 続されたNPNトランジスタQ5のコレクタを接続して いる。上記NPNトランジスタQ5のエミッタをグラン ドGNDに接続している。また、上記NPNトランジス タQ4のベースに、NPNトランジスタQ6のベースとN PNトランジスタQ7のベースを接続している。上記N PNトランジスタQ6のコレクタをPNPトランジスタ Q10のコレクタに接続している。上記NPNトランジス タQ6とグランドGNDとの間を抵抗R2を介して接続し ている。また、上記NPNトランジスタQ7のコレクタ に、エミッタに電源電圧V ccが接続されたPNPトラン ジスタQ11のコレクタを接続している。上記NPNトラ ンシスタQ7のエミッタを抵抗R3を介してグランドGN Dに接続している。また、上記PNPトランジスタQ11 のベースに、エミッタに電源電圧Vccが接続されたPN PトランジスタQ12のベースを接続している。上記PN PトランジスタQ12のベースとコレクタを接続し、その コレクタをNPNトランジスタQ8のコレクタに接続し ている。上記NPNトランジスタQ8のエミッタをNP NトランジスタQ7のエミッタに接続している。上記N PNトランジスタQ7のコレクタに、エミッタが電源電 圧Vccに接続されたPNPトランジスタQoutのベース を接続している。そして、図1と同様に、PNPトラン

【0017】上記NPNトランジスタQ1~Q3および 抵抗R1で起動回路11を構成すると共に、PNPトランジスタQ9,Q10とNPNトランジスタQ4~Q6および 抵抗R2で基準電圧回路12を構成している。上記起動 回路11と基準電圧回路12とで基準電圧源2を構成している。また、上記PNPトランジスタQ11,Q12とN

ジスタQout,抵抗RA,RBおよびコンデンサCを接続し

ている。

【0018】上記構成の受光素子内蔵集積回路の定電圧回路では、上記差動増幅器13に、基準電圧回路12のNPNトランジスタQ4,Q5の2つのベース・エミッタ間電圧Vbeで決定された基準電圧Vref(=2Vbe)が一方の入力端子(NPNトランジスタQ7)に入力され、定電圧Vsを抵抗RA,RBで分圧した電圧が他方の入力端子(NPNトランジスタQ8)に入力される。

0 【0019】上記基準電圧回路12の基準電圧V ref は、

Vref=2Vbe

Vbe = k T/q l n (I/I s)

k:ボルツマン定数

T:温度

q:電子の電荷

I: Vbe(NPNトランジスタQ5)/R2

Is:接合飽和電流

で表される。

20 【0020】上記定電圧回路の差動増幅器13の非反転 入力端子に基準電圧Vrefを入力し、反転入力端子に抵 抗RA,RBの接続点を接続しているので、PNPトラン ジスタQoutから出力される定電圧Vsは、

 $V_s = 2 V_b e(R_A + R_B) / R_B$

で決定される。そして、上記定電圧回路は、定電圧Vsが下がると、アンプの出力があがり定電圧Vsを上げるように働き、逆に定電圧Vsが上がると、アンプの出力がさがり定電圧Vsを下げるように働いて、安定な定電圧Vsを受光素子内蔵集積回路の各素子に供給する。

30 【0021】例えば、この定電圧回路において、ベース・エミッタ間電圧Vbe=0.7Vとすると、NPNトランジスタQ8のベースに約1.4Vの電圧が印加され、抵抗RA,RBの設定で定電圧Vsの値を設定でき、抵抗RAと抵抗RBとの抵抗比を2.5:1とし、RA=60kΩ,RB=24kΩに設定すると、定電圧Vsは1.96 Vとなる。

【0022】 このように、上記定電圧 V sの出力段に PNPトランジスタ Q outを用いているため、上記抵抗RA, R Bの設定の場合、1.96 V + V ce(0.1~0.2 V)の低い電源電圧で動作する (V ceは PNPトランジスタ Q outのコレクタ・エミッタ間電圧)。 つまり、常温においては、電源電圧約2.2 V で動作するのである。 したがって、例えば - 25 ℃~80℃の温度範囲において、少なくとも2.5 V程度の低電圧動作が可能である。

【0023】また、上記抵抗RA,RBを同じ種類の抵抗を用いた場合、図3に示すように、定電圧Vsの温度特性は約-5mV/℃であり、従来の定電圧回路に比べて定電圧出力の温度特性が向上している。

50 【0024】また、上記差動増幅器13のNPNトラン

10

ジスタQ6のペース電位(基準電圧回路12の基準電圧)は、約-4mV/℃の温度特性を有するが、抵抗RBに温度特性の低い抵抗(例えばベース拡散抵抗)を用いると共に、抵抗RAに温度特性の高い抵抗(例えばインプラ抵抗(多量の酸素イオンをシリコンに注入した後に熱処理することによって形成された抵抗))を用いることによって、定電圧Vsの温度特性を向上することができる。図4に上記抵抗RA,RBを異なる温度係数にした場合の定電圧Vsの温度特性のシミュレーション結果を示している。

【0025】また、図9に示すように、ダイオード(ベースとコレクタが接続されたトランジスタ)の電流 I cーV be特性曲線からダイオードの電流 I cが大きい程、ベース・エミッタ間電圧Vbeの変化が小さいという電流依存性を利用して、この定電圧回路は、NPNトランジスタQ4,Q5のベース・エミッタ間電圧Vbeの変動が小さくなるように電流を流すことによって、電源電圧Vccの変動の影響を受けにくくしている。

【0026】また、上記定電圧回路は、定電圧Vsの基準となる電圧をダイオードとして用いられたトランジス 20 タQ4,Q5の基準電圧(2 V be)で決定しているため、基準電圧が(5 V be)である従来の回路に比べて、電源電圧ノイズに対するリップル除去特性をより向上することができる。図5は上記受光素子内蔵集積回路のリップル除去比のシミュレーション結果を示しており、図10に示す従来回路のリップル除去比のシミュレーション結果と比べて、電源電圧ノイズに対するリップル除去特性が向上しているのが分かる。

【0027】図6は上記定電圧回路を用いた受光素子内蔵集積回路としてのエンコーダ用 I Cのブロック図を示している。

【0028】図6において、フォトダイオードPD4の 両端を増幅器OP1の両入力端子に夫々接続すると共 に、フォトダイオードPD2の両端を増幅器OP2の両 入力端子に夫々接続している。また、フォトダイオード PD3の両端を増幅器OP3の両入力端子に夫々接続す ると共に、フォトダイオードPDlの両端を増幅器OP 4の両入力端子に夫々接続している。上記増幅器OP1 ~OP4の出力端子とフォトダイオードPD1~PD4 のカソードとを抵抗R21~R24を介して接続している。 【0029】上記増幅器OP1の出力端子を差動増幅器 OP5の非反転入力端子に接続し、増幅器OP2の出力 端子を差動増幅器OP5の反転入力端子に接続してい る。また、上記増幅器OP3の出力端子を差動増幅器O P6の非反転入力端子に接続し、増幅器OP4の出力端 子を差動増幅器OP6の反転入力端子に接続している。 上記差動増幅器OP5,OP6には、電源電圧Vccが接 続された定電圧回路10からの定電圧Vsを夫々接続し ている。上記定電圧回路10は図1.図2に示す定電圧 回路である。

【0030】上記差動増幅器OP5の出力端子にNPNトランジスタQ31のベースを接続し、そのNPNトランジスタQ31のコレクタに定電流源 I1を介して電源電圧Vccを接続している。上記NPNトランジスタQ31のコレクタに、コレクタに抵抗R25を介して電源電圧Vccが接続されたNPNトランジスタQ32のベースを接続している。上記NPNトランジスタQ31,Q32の各エミッタをグランドGNDに接続している。上記NPNトランジスタQ32のコレクタから電圧V0Bを出力する。

【0031】また、上記差動増幅器OP6の出力端子に

8

NPNトランジスタQ33のベースを接続し、そのNPN トランジスタQ33のコレクタに定電流源 I 2を介して電 源電圧Vccを接続している。上記NPNトランジスタQ 33のコレクタに、コレクタに抵抗R26を介して電源電圧 Vccが接続されたNPNトランジスタQ34のベースを接 続している。上記NPNトランジスタQ33,Q34の各エ ミッタをグランドGNDに接続している。上記NPNト ランジスタQ33のコレクタから電圧VOAを出力する。 【0032】上記構成のエンコーダ用【Cでは、出力ト ランジスタQ32,Q34で数10mAの電流を出力するこ とが要求され、なおかつ、モーター(図示せず)等と同じ 電源ラインで使用することもあるため、電源ノイズによ る誤動作が問題になることがあるが、定電圧回路の定電 圧Vsの基準となる電圧をダイオード2段の(2Vbe)で 決定しているため、ダイオード5段の(5 V be)で決定し ている従来回路に比べて、電源電圧ノイズに対するリッ ブル除去特性が特に向上している。

【0033】とのように、低い電源電圧で動作すると共に、定電圧出力の温度特性が良好で、かつ、リップル除30 去比の高い定電圧回路10を備えることによって、低電圧動作が可能な性能のよいエンコーダ用ICを実現することができる。

【0034】上記実施の形態では、基準電圧部としての 起動回路11と基準電圧回路12を用いたが、基準電圧 部はこれに限らないのは勿論である。

【0035】例えば、図7に示すような基準電圧部を有 する定電圧回路でもよい。図7の定電圧回路において、 図2の定電圧回路と同一の構成部は、同一参照番号を付 している。図7に示すように、ベースとコレクタが接続 されたNPNトランジスタQ1のコレクタに抵抗R11を 40 介して電源電圧Vccを接続し、NPNトランジスタQ1 のエミッタを抵抗R12を介してグランドGNDに接続し ている。上記NPNトランジスタQ1のベースにNPN トランジスタQ3ベースを接続し、NPNトランジスタ Q3のエミッタを抵抗R14を介してグランドGNDに接 続している。また、エミッタに電源電圧Vccが接続され たPNPトランジスタQ21のベースに、エミッタに電源 電圧Vccが接続されたPNPトランジスタQ22のベース を接続している。上記PNPトランジスタQ21のベース 50 とコレクタとを接続している。上記PNPトランジスタ

Q21のコレクタにNPNトランジスタQ24のコレクタを 接続している。上記NPNトランジスタQ24のエミッタ とNPNトランジスタQ3のエミッタとを接続してい る。上記NPNトランジスタQ24のベースに、エミッタ が電源電圧Vccが接続されたPNPトランジスタQ23の コレクタを接続している。上記PNPトランジスタQ23 のベースにNPNトランジスタQ25のコレクタを接続し ている。また、上記PNPトランジスタQ23のベースに PNPトランジスタQ22のコレクタを接続している。ト 記NPNトランジスタQ24のベースにNPNトランジス 10 タQ25のベースを接続している。なお、上記NPNトラ ンジスタQ24とNPNトランジスタQ25のエミッタ面積 比を1:xとしている(xは適宜設定)。また、上記NP NトランジスタQ25のコレクタとPNPトランジスタQ 22のコレクタとを接続している。上記NPNトランジス タQ25のエミッタを抵抗R13を介してNPNトランジス タQ24のエミッタに接続している。

【0036】また、上記NPNトランジスタQ25のベースをNPNトランジスタQ7のベースに接続している。上記NPNトランジスタQ7のコレクタに、エミッタに電源電圧Vccが接続されたPNPトランジスタQ11のコレクタを接続している。上記NPNトランジスタQ7のエミッタを抵抗R3を介してグランドGNDに接続している。また、上記PNPトランジスタQ11のベースに、エミッタに電源電圧Vccが接続されたPNPトランジスタQ12のベースを接続している。上記PNPトランジスタQ12のベースとコレクタを接続し、そのコレクタをNPNトランジスタQ8のコレクタに接続している。上記NPNトランジスタQ8のエミッタをNPNトランジスタQ7のエミッタに接続している。

【0037】そして、上記NPNトランジスタQ7のコレクタに、エミッタが電源電圧Vccに接続されたPNPトランジスタQoutのベースを接続し、PNPトランジスタQoutのコレクタを直列接続された抵抗RA、RBを介してグランドGNDに接続している。上記抵抗RAにコンデンサCを並列接続している。そして、上記抵抗RAと抵抗RBとの接続点をNPNトランジスタQ8のベースに接続している。上記定電流回路は、PNPトランジスタQoutのコレクタから定電圧Vsを出力する。

[0038]

【発明の効果】以上より明らかなように、請求項1の発明の受光素子内蔵集積回路は、受光素子,増幅器,出力回路および定電圧回路を備えた受光素子内蔵集積回路において、上記定電圧回路は、基準電圧を出力する基準電圧部と、上記基準電圧部からの上記基準電圧が非反転入力端子に入力された差動増幅器と、上記差動増幅部の出力端子がベースに接続され、エミッタに電源が接続されたPNPトランジスタと、上記PNPトランジスタのコレクタとグランドとの間に直列接続された第1,第2抵抗と、上記第1,第2抵抗の接続点と上記差動増幅器の反

転入力端子とを接続する帰還路とを有するものである。【0039】したがって、請求項1の発明の受光素子内蔵集積回路によれば、上記定電圧回路の定電圧の出力段をPNPトランジスタとすることによって、この定電圧回路は、出力する定電圧を(電源電圧Vcc-PNPトランジスタのコレクタ・エミッタ間電圧Vce)まで設定しても動作できる。したがって、例えば2.2 Vの低い電源電圧で動作する定電圧回路を備えることによって、低電圧回路内蔵にもかかわらず、低電圧動作が可能な受光

10

10 素子内蔵集積回路を実現することができる。
【0040】また、請求項2の発明の受光素子内蔵集積回路は、請求項1の受光素子内蔵集積回路において、上記基準電圧部の上記基準電圧を2つのトランジスタのベース・エミッタ間電圧Vbeの和2Vbeとし、上記第1,第2の抵抗を夫々RA,RBとすると、上記PNPトランジスタのコレクタより出力される定電圧Vsが、Vs = 2Vbe(RA+RB)/RBの関係を満足するので、定電圧Vsの基準となる電圧をダイオードとして用いられたトランジスタ2段の基準電圧2Vbeで決定しているた20 が、従来のようにダイオードとして用いられたトランジスタ5段の基準電圧が(5Vbe)である回路に比べて、電源電圧ノイズに対するリップル除去特性を向上することができる。

【0041】また、請求項3の発明の受光素子内蔵集積回路は、請求項2の受光素子内蔵集積回路において、上記基準電圧部の上記基準電圧の温度係数によって上記定電圧Vsが変動がしないように、上記第1,第2の抵抗を夫々異なる温度係数に設定しているので、上記基準電圧部の基準電圧が温度特性によって変動しても、上記定電 IEVsの変動を低減でき、定電圧Vsの温度特性を向上することができる。

【図面の簡単な説明】

【図1】 図1はこの発明の実施の一形態の受光素子内 蔵集積回路に用いられる定電圧回路の概略ブロック図で ある。

【図2】 図2は上記定電圧回路の回路図である。

【図3】 図3は上記定電圧回路において温度係数が同じ抵抗RA,RBを用いた場合の定電圧Vsの温度特性を示す図である。

40 【図4】 図4は上記定電圧回路において温度係数が異なる抵抗RA,RBを用いた場合の定電圧Vsの温度特性を示す図である。

【図5】 図5は上記定電圧回路の周波数に対するリップル除去比を示す図である。

【図6】 図6は上記定電圧回路を用いたエンコーダ用 集積回路のブロック図である。

【図7】 図7はこの発明の他の実施形態の受光素子内 蔵集積回路の回路図である。

【図8】 図8は従来の受光素子内蔵集積回路の回路図50 である。

52

*

11


【図9】 図9は上記定電圧回路のNPNトランジスタのコレクタ電流とベース・エミッタ間電圧との関係を示す図である。

【図10】 図10は上記定電圧回路の周波数に対する リップル除去比を示す図である。


【符号の説明】

 * 1…増幅器、2…基準電圧、3…帰還路、Qout…PN Pトランジスタ、RA,RB…抵抗、11…起動回路、1 2…基準電圧回路、13…差動増幅器、Q1~Q8…NP Nトランジスタ、Q9~Q12…PNPトランジスタ、R1 ~R3…抵抗、C…コンデンサ。


12




【図1】





【図3】





【図4】

















フロントページの続き

(51)Int.Cl.⁶ G O l D 5/30 識別記号

FΙ